

CORDIC

**Gabriel João Martins, Lucas Soares Ramos, Luiz Fernando Mina Gonzaga da Silva,
Nathan Santana Schunk e Thiago Ferreira de Castro**


Ciências da Computação e Engenharia Eletrônica | CTC | Florianópolis



UNIVERSIDADE FEDERAL
DE SANTA CATARINA

Introdução

- CORDIC (COordinate Rotation DIgital Computer)



MEHER, Pramod K. et al. 50 years of CORDIC: Algorithms, architectures, and applications. IEEE Transactions on Circuits and Systems I: Regular Papers, v. 56, n. 9, p. 1893-1907, 2009

Introdução


- Estrutura do projeto:
 - Estudo do algoritmo;
 - Desenvolvimento de um código de validação do algoritmo em Python;
 - Desenvolvimento dos diagramas do bloco operativo, de controle e FSM;
 - Desenvolvimento do código VHDL para realizar a implementação;
 - Desenvolvimento do relatório do projeto.

Proposta


A arquitetura do sistema foi dividida em dois blocos principais conectados por uma entidade de nível superior (Top-Level).

- Bloco de Controle (BC): Responsável pela lógica de decisão e sequenciamento dos estados.
- Bloco Operativo (Datapath): Responsável pelo armazenamento e manipulação aritmética dos dados.

Datapath




Datapath




Conversão de Sinal: Módulos “Q45_to_Q516” expandem as entradas de 9 bits para 21 bits com extensão de sinal.

Datapath



Lógica Aritmética: Três ULAs realizam as operações $x \pm (y \gg i)$, $y \pm (x \gg i)$ e $Z \pm \arctan(2^{-i})$. A direção da operação (soma ou subtração) é ditada pelo sinal “op_signal” vindo da FSM.

Datapath




Correção de Escala Combinacional: A multiplicação pela constante $K \approx 0.607$ foi implementada como um circuito lógico combinacional. Este bloco realiza a seguinte operação:

$$x_{ajustado} = (x \gg 1) + (x \gg 3) - (x \gg 6) - (x \gg 9) - (x \gg 12).$$

Datapath

Controle de Iterações: Um contador síncrono incrementa o índice i a cada ciclo. Um comparador monitora a condição de parada ($i \geq 16$), gerando o sinal “end_iteration” que avisa a FSM o momento de finalizar o cálculo.



Máquina de Estados

- S0: Estado de espera.
- S1: Carrega os dados e decide o fluxo: mode = 1 inicia a Rotação (vai para S2); mode = 0 inicia a Vetorização (vai para S5).
- S2-S4: Loop de iteração que verifica o sinal de z e executa as rotações até completar 16 ciclos.

Máquina de Estados

- S5-S7: Loop de iteração que verifica o sinal de y . A correção da magnitude pelo ganho K é aplicada combinacionalmente no Datapath, permitindo que o fluxo convirja diretamente para o final.
- S9: Habilita a escrita nos registradores de saída e sinaliza o término

Sinais de Entrada e Saída

Entradas:

- clock, reset: Controle global.
- start (1 bit): Pulso de início.
- mode (1 bit): Seleção de operação ('1': Rotação, '0': Vetorização).
- x_in, y_in, z_in (9 bits): Dados de entrada em Q4.5.

Sinais de Entrada e Saída

Saídas:

- x_out, y_out, z_out (21 bits): Resultados em Q5.16.
- done (1 bit): Sinal de dado válido.

Testbench Modo Vetorização

O testbench inicia a simulação com as seguintes entradas:

- $x_{in} = 96$ (Q4.5) $\rightarrow$ 3.0 (real)
- $y_{in} = 128$ (Q4.5) $\rightarrow$ 4.0 (real)
- $z_{in} = 0$ (irrelevante no modo Vetorização).

Após 16 iterações do algoritmo foram observados os seguintes resultados nas saídas:

- $x_{out} = 327643$ (Q5.16) $\rightarrow$ 4.9994354248046875 (real)
- $y_{out} = 0$ (Q5.16) $\rightarrow$ 0.0 (real)
- $z_{out} = 60772$ (Q5.16) $\rightarrow$ 0.92730712890625 (real)



Testbench Modo Rotação


O testbench inicia a simulação com as seguintes entradas:

- $x_{in} = 0$ (Q4.5) $\rightarrow 0$ (real)
- $y_{in} = 0$ (Q4.5) $\rightarrow 0$ (real)
- $z_{in} = 25$ (Q4.5) $\rightarrow 0.78125$ rad $\approx 45^\circ$ (real)

Após 16 iterações do algoritmo foram observados os

seguintes resultados nas saídas:

- $x_{out} = 46533$ (Q5.16) $\rightarrow 0.7100372314453125$ (real) $\sqrt{2}/2$ (real)
- $y_{out} = 46146$ (Q5.16) $\rightarrow 0.704132080078125 \approx \sqrt{2}/2$ (real)
- $z_{out} = 0$ (Q5.16) $\rightarrow 0.0$ (real)



Conclusão sobre os testbenches

Conclusão, os resultados obtidos nos testbenches confirmam que a arquitetura implementada do CORDIC está funcionando corretamente em ambos os modos de operação. As saídas convergem para os valores matematicamente esperados, validando tanto o bloco de controle quanto o datapath da implementação.

Resultados de Síntese - Ambiente de desenvolvimento

- A síntese foi executada no software Quartus Prime (Versão 20.1.0), rodando sob o sistema operacional Arch Linux
- O dispositivo FPGA selecionado para a implementação pertence à família Cyclone IV GX
- Dispositivo: EP4CGX150DF31C7

Resultados de Síntese - Utilização de Recursos

- Total Combinational Functions: 478

Este valor reflete a complexidade da "Lógica Aritmética" do Datapath, composta pelas três ULAs que realizam as operações de soma/subtração e deslocamento barrel-shifter, bem como a lógica de correção de escala combinacional

- Dedicated Logic Registers: 160

O uso de registradores deve-se principalmente aos: Registradores de Saída dedicados (21 bits cada para x_out, y_out, z_out) que garantem a estabilidade dos dados finais

- Total Pins: 95

Entradas (31 pinos): clock, reset, start, mode e os vetores de entrada Q4.5 (x_in, y_in, z_in).

Saídas (64 pinos): Sinal done e os vetores de resultado expandidos em Q5.16 (x_out, y_out, z_out).

Resultados de Síntese - Análise de Temporização

- Fmax: 135.69 MHz


A análise de tempo estática reportou a frequência máxima de operação segura para o circuito.

Conclusão

- Exemplos de aplicações do algoritmo:
 - Processamento de imagem e de sinais;
 - Cálculo de rotação de vetores 3D, iluminação e interpolação de vetores;
 - Cálculo de movimentos de manipuladores robóticos seriais.

Conclusão

- Exemplos de aplicações do algoritmo:



<https://onlinelibrary.wiley.com/doi/10.1002/rob.70014>

Conclusão

- Benefícios do CORDIC:
 - Menor custo de hardware;
 - Maior eficiência no cálculo;
 - Ajuste no nível de precisão do resultado com o número de iterações;
 - Vasta documentação para estudo e aplicação.

Contato

E-mail: gabriel.jm@grad.ufsc.br, lucas.s.ramos@grad.ufsc.br,
luizfernandominagds@gmail.com, nathanschunk@hotmail.com e
thiagofcastro124@gmail.com.



UNIVERSIDADE FEDERAL
DE SANTA CATARINA